尹捷明

南京邮电大学计算机学院教授/博导

CCF专业会员，江苏省特聘教授，国家高层次青年人才计划入选者。2015年博士毕业于美国明尼苏达大学双城分校。2015-2020于AMD公司任主任工程师、2020-2022于美国里海大学电子与计算机工程系任助理教授。作为核心成员参与了美国能源局资助的Fastforward-2以及PathForward超算项目，设计E级超级计算机Frontier与El Capitan。主要研究方向为计算机体系结构与高性能计算，研究集中在片上网络、小芯片系统集成、机器学习辅助系统设计。曾获NOCS2020会议最佳论文奖，DAC2021会议最佳论文提名。在ISCA、HPCA、MICRO、DAC、IPDPS、NeurIPS等顶级国际会议上发表论文二十余篇，拥有十余项美国专利。

王郁杰

中国科学院计算技术研究所副研究员

之江实验室研究专家

CCF高级会员，在南开大学获学士学位，南开大学-得州农工大学联合培养博士，2017年加入中科院计算所任职，2021年加入之江实验室。目前从事Chiplet等分离制设计方法的计算核设计、互连系统设计、EDA设计等工作。作为任务负责人完成多款处理器芯片设计和流片工作，其工作成果作为主要交付物完成了重大科技项目交付验收。主持国家自然科学基金项目、之江实验室科研攻关项目子课题等。在 DAC、ICCAD、TVLSI 等集成电路会议、期刊上发表多篇论文。

谭展宏

北极雄芯信息科技有限公司CTO

主要研究方向为面向专用计算的编译、架构与芯片设计，在ASPLOS, ISCA, DAC, HOTCHIPS, ISSCC, CICC, ICML, NIPS等国际顶级会议发表多篇论文，在智能计算的芯片架构设计、Chiplet设计、工具链开发、软硬件协同设计方法学等技术方向有着突出的积累。

智能计算时代下的Chiplet生态建设

Chiplet技术以其可扩展、可重用、更高集成规模等特点，目前已被广泛关注，成为了有效延续摩尔定律的技术手段之一，海内外多家公司也陆续推出了基于Chiplet技术的产品。然而，尽管很多公司标榜着Chiplet这个关键词，但大家对Chiplet的定义、使用方式和技术路线都有各自说法。那么我们应该如何理解Chiplet技术，以及它背后又有怎么样的挑战呢？本次演讲面向计算资源与日俱增的智能时代，探讨Chiplet应该如何助力其中，并分享对Chiplet的生态发展的思考。

王小航

浙江大学教授

CCF专业会员，浙江大学网络空间安全学院教授，获广州市珠江科技新星。研究方向为安全与高能效片上/片间通信系统设计。发表包括IEEE/ACM Trans顶级期刊和DAC顶级会议在内的论文70余篇，获得包括VLSI-SoC在内的两项芯片设计与硬件安全领域著名会议最佳论文奖。担任CCF芯片大会论坛主席、JCR 1区期刊Mathematics等多个顶级期刊的客座主编。

面向百芯万核的芯粒仿真初探

集成芯片是后摩尔时代突破单芯片规模扩大造成制造成本上升良率下降的重要技术之一。软件仿真器是探索集成芯片设计空间的重要工具。然而，在大芯片和大模型的时代，随着芯片规模和应用复杂度提高，集成芯片仿真器遇到一系列问题，包括仿真速度慢、开销高无法支撑百芯万核规模芯片仿真，仿真精度校准困难，仿真配置参数多难以高效率探索设计空间等。本报告讨论上述问题的形成原因并探索如何解决上述问题，通过并行仿真、精度调节、自动化设计空间探索等方法，从性能仿真扩展到系统安全性的仿真如对最新的机密计算架构等支持，并探讨仿真器开发中所遇到的大量工程技术难题以及应对策略，推动大规模芯片仿真器的研究。

蔡志匡

南京邮电大学教授/博导

CCF高级会员，南京邮电大学集成电路科学与工程学院副院长，江苏省集成电路先进封测工程研究中心主任。兼任江苏省集成电路学会副秘书长，入选江苏省333高层次人才培养工程、江苏省六大人才高峰、江苏省青年科技人才托举工程。长期从事低功耗集成电路设计与测试的科研和教学工作，主持国家重点研发计划课题、国家自然基金面上项目等项目20余项 ，在国内外重要学术会议和期刊上发表高水平论文30多篇，授权国家发明专利30多项。

芯粒测试关键技术研究

Chiplet是延续摩尔定律的关键技术，通过先进封装将芯粒集成在一个中介层上，可解决芯片研制涉及的规模大、成本高、周期长等问题。讲座将从芯粒概述、基本DFT技术、单芯粒测试技术和多芯粒测试技术四个方面系统介绍当前芯粒测试的难题与方法。所提方法从测试技术、测试EDA、测试装备三个角度出发，形成芯粒系统级可测试设计方案，覆盖芯粒测试的各个环节，实现高可靠性全流程系统级测试。

祝俊东

奇异摩尔（上海）集成电路有限公司产品及解决方案副总裁

上海交通大学微电子硕士，通信/半导体领域近20年相关行业经验，拥有技术研发、产品市场等综合能力和多年创业经验。曾任职Motorola高级研发工程师，O2 Micro 芯片研发负责人，成功研发国内第一代3G基站和GPS通信芯片。曾任恩智浦半导体智能识别事业部产品市场负责人。

从AIGC到百模大战，异构计算和Chiplet 协同以致胜

从AIGC（人工智能与异构计算）的发展走向百模大战，异构计算与Chiplet协同合作在胜利的道路上扮演着关键角色。代表着人工智能领域的ChatGPT，一直在推动多元化应用领域的不断发展。国内外企业积极投入大模型技术，并在自动驾驶、医疗、金融、智慧城市等领域广泛应用，因此“百模大战”正式拉开序幕。这场百模大战背后的关键挑战之一是持续增长的计算需求，尤其是数据中心等高性能芯片的需求，以迈向更大规模的计算平台。本报告主要介绍在百模大战的背景下，如何通过异构计算和Chiplet设计这两个关键要素的协同合作，来迎接高性能计算领域未来的挑战。

樊嘉祺

华进半导体封装设计经理

5年先进封装设计领域从业经验，主要从事2.5D/3D集成封装、晶圆级扇出封装、三维异质集成等封装设计、仿真技术研究。主导过国家级制造业创新中心设计仿真平台建设和国内首套先进封装APDK(Advanced Process Design Kit)开发测试工作。主持或参与多项国家级项目的课题研究任务，申请专利10余项。

面向2.5D集成的先进封装工艺与设计协同方案

随着摩尔定律趋缓，封装技术成为电子产品小型化、多功能化、降低功耗，提高带宽的重要手段。芯片封装正从传统的平面封装向着系统集成、高速、高频、三维方向发展。在芯片-封装协同设计以及为满足各种可靠性要求而使用具成本效益的材料和工艺方面，还存在诸多挑战。华进半导体作为国家集成电路特色工艺及封装测试创新中心，长期致力于系统封装设计、2.5D/3D 集成关键核心技术研发，针对行业痛点提供设计仿真、晶圆制造、系统集成、模组测试等全方位解决方案。