向东

清华大学 教授

CCF高级会员。于2004年获得国家自然科学基金委杰出青年基金。IEEE高级会员，中国科协测试与计量学会，VLSI 测试专委会副主任，中国科协大数据及科技传媒专委会副主任。主要研究领域含：高性能计算机互连，片上互连网络，及并行/分布式处理；数字 VLSI 测试与设计，可测试性设计，测试码产生，扫描自测试，及片上网络测试。

报告题目：基于芯粒的高性能计算系统路由算法

基于chiplet计算系统的互连技术：传统的基于芯粒的计算系统主要是由多层次的2D-mesh网络构成。我们提出一系列多层次的基于芯粒的互连计算系统，可大幅降低网络直径。报告从芯粒内部的2D mesh网络高性能路由到多层次基于芯粒的互连系统的设计的高性能路由算法设计。芯粒级的互连为超立方或者dragonfly网络。我们提出了一种通用的芯粒级的互连路由部分适应性路由算法及流控技术，基于此提出了一种完全适应性无死锁路由算法。

罗国杰

北京大学 计算机学院副教授/高能效计算与应用中心任执行主任

CCF集成电路设计专委会常务委员。曾获2013年ACM/SIGDA杰出博士论文奖、2016年CCF-Intel青年学者提升计划奖、以及2017年ASP-DAC十年最具影响力论文奖。他是学术期刊ACM TODAES编委。目前的研究兴趣包括可重构体系结构和设计自动化方法。

报告题目：三维集成可重构架构的自动设计挑战

三维集成等先进封装技术，是与工艺节点缩放互补的集成技术，在目前工艺复杂度和芯片成本急剧上升的时代提供了重要的机遇。这次报告回顾可重构架构在先进三维封装的进展，并讨论设计自动化工具在此变化下的挑战。报告也以三维布局器和布局流程的研发为例，探讨强化学习等方法在对新开发的EDA算法自动调优的作用。

李宗怿

长电集成  技术副总

曾历任江苏长电科技股份有限公司经理、技术总监、中国区研发中心副总经理等职务，长期从事集成电路高端封装的设计、仿真、工艺研发工作。主要涉及产品与技术有 IoT Sensor、SiP 、 AiP、 eWLB、 HDFO、Chiplet等，相关产品广泛应用于智能手机、智能穿戴、物联网、5G通信、AI、高性能计算等行业应用领域。参与国家科技重大专项课题3项，主持1项。申请专利60余件。曾获江苏省科学技术进步奖二等奖等奖项。

报告题目：芯片异构集成技术的发展及应用趋势

随着摩尔定律放缓，HDFO、2.5D、3D、Chiplet等异构集成技术成为半导体行业炙手可热的话题，其异构集成技术较传统SOC制造更具优势，是整个半导体业界通力合作并持续发力的重要发展方向之一。先进的芯片异构集成技术不仅具有性能、成本、上市时间方面的优势，同时也提供了高性价比、高集成度、高密度互联和高可靠性的解决方案，推动产业链发展与协同创新，引领芯片成品制造技术迈向新高度。

王颖

CCF集成电路设计专委副秘书长

中科院计算所 副研究员

国家优秀青年科学基金获得者，主要研究方向包括集成电路设计自动化，处理器设计自动化。共发表150余篇含DAC，ISCA，MICRO，TC等在内的计算机领域期刊与会议论文。由于在领域专业处理器设计自动化方向的贡献，王颖博士曾获2021年DAC under 40 innovator奖，并作为第一完成人获得2021年CCF技术发明一等奖，于2017年入选中国科协青年人才托举计划，2020年CCF集成电路Early Career Award，以及188体育app官网：中科院科技成果转化特等奖。两次获得DAC 系统设计挑战赛冠军。他曾获ICCD，GLSVLSI等会议最佳论文奖。

报告题目：芯粒与处理器敏捷开发

随着新型应用的飞速发展，处理器芯片系统变得日益复杂，其开发成本成为阻碍处理器芯片专用化道路发展的重要因素。2.5D/3D集成与芯粒技术的发展，有望推动基于芯粒预制件重用的集成设计新范式，作为传统IP复用设计范式的重要补充，为复杂专用处理器设计与开发带来新的曙光，报告将从专用处理器自动化设计方法入手，探讨降低处理器芯片设计周期与人力成本的新方法，尤其是芯粒设计新范式、芯粒互连、可重用硅基板以及芯粒系统集成设计自动化等技术进展。

刘效森

清华大学 集成电路学院副教授

先后获IEEE固态电路学会“杰出博士奖”、四次荣获“英特尔研究院杰出贡献奖”。研究方向包括高性能功率集成电路、Chiplet异构集成、电子设计自动化EDA。担任DAC等国际会议的技术委员会成员，以及美国半导体研究联盟SRC协调人。曾担任英特尔研究院的主任研究员，在面向CPU、GPU、NPU等全球领先的处理器开发过程中扮演了重要角色。先后主持了电源管理构架、10纳米以下高性能电子设计自动化等研究。在加入清华以前，曾担任英特尔研究院的主任研究员，作为技术带头人领导超过20 人的团队从事集成功率电路核心技术的研发，特别是在面向CPU、GPU、NPU等全球领先的处理器产品与技术路线图的开发过程中扮演了重要角色。作为项目负责人先后主持了未来芯片的电源管理构架、10纳米以下高性能电子设计自动化等研究。

报告题目：面向Chiplet的高性能功率集成电路与电子设计自动化

随着后摩尔时代到来，Chiplet与集成功率技术正成为推动未来高性能计算演进的两条重要途经，分别在系统与电路层面给予大算力SoC更广阔的提升空间。而Chiplet三维集成与异构变革，难以直接适配传统供电方式，形成严重挑战。本报告聚焦Chiplet的高性能功率集成电路技术，分析突破功耗墙的新兴拓扑架构，探索先进工艺下物理版图特点与EDA实现方法，研究敏捷开发与性能间的关系，最终实现全自动功率版图生成与验证框架，并且在商业芯片生产中应用实践。